김경민

소속
SK하이닉스 D램 설계 조직 (파트장) |

인터뷰
AI 인터뷰어 Proby

형식
요약 보고서 (2p)

경력 배경 및 현재 업무

경력 배경

- 2009년 대학원 석사 과정부터 인터페이스 회로 설계 시작 (약 16년 경력)
- SK하이닉스 입사 후 DDR5 인터페이스 회로 설계 담당 (약 7~8년)
- 2년 전 전임 파트장 퇴사 이후 파트장 직무 겸임

현재 업무

SK하이닉스 D램 설계 조직 — DDR5/DDR6 인터페이스 회로 설계 및 파트장

- DDR5, DDR6 컴퓨팅 메모리 제품의 인터페이스 회로(D램과 외부 회로 간 통신 담당 회로) 설계
- 파트 구성원들의 설계 업무 매니징 및 유관 부서 간 일정·업무 효율 조율
- JEDEC 표준화 기구(재대기)에서 DDR6 인터페이스 회로 스펙 워킹 참여 (D램 업체 이득 방향으로 스펙 제정 검토·발표)

주요 성과

★ 핵심 성과

DDR5 인터페이스 회로 경쟁력 확보 및 고객사 인정

배경: 인텔 등 고객사로부터 DDR5 제품 스피드 상향 요청 접수

역할: 패키지 엔지니어링(PE), 어플리케이션 엔지니어링(AE) 등 유관 부서와 적극 협업하여 마진 특성 검증 및 개선책 도출

결과: 경쟁사 대비 인터페이스 특성 우위 인정을 고객사로부터 획득. JEDEC 회의에서 "DDR5 인터페이스는 SK하이닉스가 가장 잘한다"는 외부 평가 수령

커리어 목표

메모리 분야 1위 경쟁력 지속 유지

DDR5에 이어 DDR6까지 인터페이스 회로 1등 경쟁력 확보 "자랑스러운 제품을 만들고 인정받고 싶다"는 명확한 지향

리더로서 조직 성장 견인

구성원들이 잘 성장하고 오래 함께할 수 있는 조직 구축 파트장에서 더 큰 조직 리더로 성장

역량 개발 활동

활동	내용
AI 기초 학습	머신러닝·딥러닝·LLM 기초 지식 습득 (유데미 등 활용), AI 드리븐 설계 에이전트 개발 프로젝트 관리 지원
조직 관리 학습	구성원 동기부여·육성 플랜 방법론 자체 학습 중
영어	업무상 인텔·AMD 등 해외 기업과 주 1~2회 영어 미팅 소화 가능. 어휘력 보완 필요 인지, 유튜브·영어 드라마(자막 없이) 등으로 개선 중

갈등 상황 대응

- 신규 제품 설계 중 캐패시턴스 리스크 상승 문제 발생
- 배치 설계팀·ESD팀 등 유관 부서의 협조 우선순위가 낮은 상황에서, 특성 영향·리스크·트레이드오프를 정량적으로 정리하여 공유
- 결과: 유관 부서의 추가 데이터 제공 및 개선 협조 확보, 초기 타겟 달성을 위한 공동 개선 합의 이끌어냄

AX 혁신 관점

- 회로 설계 업무의 상당 부분이 AI로 대체될 수 있다고 예상
- 단, AI 대체를 위협이 아닌 기회로 인식: AI 에이전트가 반복·수동 설계 업무를 맡으면 설계자들은 아키텍처 검토·이네이블러 개발 등 고부가가치 업무에 집중 가능
- 파트 내 AI 드리븐 설계 에이전트 개발 프로젝트를 DT 부서와 협업하여 직접 추진 중
- 제조·공정 관리 영역에서도 AI가 데이터 패턴 분석을 통해 불량 판정 정확도 및 생산 효율 향상에 기여할 것으로 기대

FLP 프로그램

- FLP 프로그램 존재 자체를 선발 직전에 처음 인지; 사전 평판 정보 없음
- 교육·육성 기회 자체를 긍정적으로 수용하는 성향, 참여에 적극적
- 높은 압박 상황: 현업 업무 부담을 전제로, 개인 시간을 투자해서라도 병행 가능하다는 입장. 참여 의지 8/10 표현
- FLP 기대 목표: D램 설계를 넘어선 큰 그림(전략·경영·미래 우선순위)을 보는 통찰력 확보; 다양한 분야 전문가와의 교류를 통한 시야 확장

여가 및 생활

- 평일 수영으로 개인 체력 관리
- 주말은 두 아들과 가족 시간 중심으로 활용